DRAM overview

每周部門meeting都會討論各function owner的issue，然後幾乎都是一堆DRAM的issue。

我自己也不是很懂，不過我把比較常聽到同事講的東西加上自己的理解寫一篇來分享

1. DRAM Data的寬度是 8 bytes (64bits)/ 含有ECC的則是72bits

2. Channel/Rank/記憶體顆粒的解釋:

1. 1個channel可以有很多Dimm, 但每個channel有支援Rank的數量限制 (如H61/H81單一Channel只能接受2個Rank)
2. 1條Dimm可以有很多Rank. (一條記憶體目前最多是有4個Rank)
3. 1個Rank資料寬度是64bit, 由許多記憶體顆粒組成這個資料寬度, 1個記憶體顆粒資料寬度可能是8bit, 16bit,.同一個Rank上的記憶體顆粒他們的CS都是接在一起。
4. bank則是cell 組成的二維陣列(Row & Column), 使用控制訊號為BA0, BA1,.

3. DRAM 頻率的算法

• IO clock (或稱Bus clk, 外頻) = Memory clock (或稱Internal clk, 內頻)* 1或2或4或8 (要看是DDR或DDR2或DDR3或DDR4)
• Data rate (數據速率) = Memory clock * 2或4或8或16 (要看是DDR或DDR2或DDR3或DDR4)
• ex: 模組名稱: PC3-6400 (DDR3-800): IO clock=400MHz(因為是double date rate), 記憶體clock=100MHz, 數據速率=800MT/s

4. Bios會透過SMBUS讀取每根Dimm上的SPD來知道他的大小、資料寬度、速度以及電壓

5. Bank Interleaving技術: 原理是將奇數位址和偶數位址分在不同bank，減少讀寫當前字元而影響下一個字元的時間

6. CPU 至 DRAM 顆粒層級由大至小為 channel＞DIMM＞rank＞chip＞bank＞row/column

Differential signaling, 差分/動信號

電磁學有一章節專門討論傳輸線，有一種傳輸線叫做雙線式傳輸線目前廣泛用在電子信號傳輸，如SATA的TX/RX, PCIe的DQS, clock, USB...等等

這種差分信號的好處是可以抗雜訊，但是設計上就較複雜因為晶片要有能力把信號載到射頻上。

因為是射頻的信號，因此要提到特徵阻抗(Characteristic impedance)這個東西，特徵阻抗是電場和磁場的一個比值，單位是歐姆，他和傳輸線的材質/尺寸相關。若不是高頻使用的傳輸線，則傳輸線上的每一點特徵阻抗都會有差異，造成信號的反射(衰減)。

以SATA為例(下圖)，SATA傳輸線的特徵阻抗為100Ohm+/-10%，如果信號不好通常就是調整眼圖(Eye Pattern)的參數Emphasis (pre-emphasis / de-emphasis)和Amplitude。

• Emphasis是信號high, low互相轉換時的斜率
• Amplitude是信號的振幅

下圖介紹眼圖裡面SNR, Jitter等名詞
圖片出處 (Eye Diagram Basics: Reading and applying eye diagrams)

NAND flash 與 NOR flash

EEPROM翻成中文叫電子可抹除唯讀記憶體(非常繞舌)，最早發明時其構造為NOR結構，所以有人就直接將其稱為NOR flash, 後來因應大規模儲存記憶體的需求，因此再研發了以NAND為結構的EEPROM，很多人就直接稱NAND結構的EEPROM為NAND flash

所以我們有兩種flash, 一種是NAND一種是NOR

NOR的特點是可IC內執行程式(XIP, eXecute In Place)，這樣應用程序可以直接在flash內執行，不必再把程式讀到系統的RAM中，實務上主機板的BIOS就是放在NOR(SPI ROM)裡

NAND實務上則是用來放資料用，如USB/EMMC/SSD這些都是使用Nand當存儲結構。

NAND flash的結構單元尺較NOR來的小很多，這幾年NAND的技術突飛猛進，從SLC->MLC->TLC，閘極通道尺寸也從24nm->19nm->15nm，甚至到了3D NAND，主要的Vendor是Toshiba, Micron, Hynix & Samsung

Intel (x86 Ivy+Panther Point) Power Sequence (開機訊號時序)

這篇介紹的是按下電腦開機按鈕到Bios接手之前的訊號時序邏輯, 以Desktop Motherboard為範例

// 開啟電源後，從SIO(super IO)報到南僑
1. PWRBTN# assert (to SIO)
2. SIO assert SB_PWRBTN# to PCH

// PCH和SIO的handshake
3. PCH assert SUS_WARN# to SIO
4. SIO assert SUS_ACK# to PCH

5. PCH de-assertSLP_LAN# 去叫邏輯電路打開 3.3v_ME
6  PCH de-assertSLP_A# 去叫邏輯電路打開 1.05v_ME
7. PCH  de-assert  SLP_S4# 信號去開啟dual power rail (這個power rail是由standby power轉來的)
8. PCH de-assert  SLP_S3# 信號去開啟ATX power的PSON#
9. ATX power 回 ATX_PWROK給PCH
10. PCH發給CPU, DRAM_pwrok 和 CPU_pwrOK，代表VCORE ready
11. PCH de-assert PLTRST# (有些設計是PCIRST#), 接著就開始Reset一些周邊裝置

done.